From the INTERNATIONAL BUREAU

PCT

NOTIFICATION OF ELECTION

(PCT Rule 61.2)

То:

Commissioner
US Department of Commerce
United States Patent and Trademark
Office, PCT
2011 South Clark Place Room
CP2/5C24
Arlington, VA 22202
ETATS-UNIS D'AMERIQUE

Date of mailing (day/month/year)
31 July 2001 (31.07.01)

International application No.
PCT/EP00/08398

International filing date (day/month/year)
29 August 2000 (29.08.00)

Applicant

ETATS-UNIS D'AMERIQUE
in its capacity as elected Office

Applicant's or agent's file reference
PC9722BR/ad

Priority date (day/month/year)
22 September 1999 (22.09.99)

FEY, Wolfgang et al

1.	The designated Office is hereby notified of its election made:
	X in the demand filed with the International Preliminary Examining Authority on:
	17 April 2001 (17.04.01)
	in a notice effecting later election filed with the International Bureau on:
2.	The election X was
	was not
	made before the expiration of 19 months from the priority date or, where Rule 32 applies, within the time limit under Rule 32.2(b).

The International Bureau of WIPO 34, chemin des Colombettes 1211 Geneva 20, Switzerland Authorized officer

Zakaria EL KHODARY

Telephone No.: (41-22) 338.83.38

Facsimile No.: (41-22) 740.14.35

(12) NACH DEM VERTR. ÜBER DIE INTERNATIONALE ZUSAMMETARBEIT AUF DEM GEBIET DES PATENTWESENS (PCT) VERÖFFENTLICHTE INTERNATIONALE ANMELDUNG

- (19) Weltorganisation für geistiges Eigentum Internationales Büro
- CHE)



(43) Internationales Veröffentlichungsdatum 29. März 2001 (29.03.2001)

PCT

(10) Internationale Veröffentlichungsnummer WO 01/22225 A1

(51) Internationale Patentklassifikation?:

G06F 11/10

(21) Internationales Aktenzeichen:

PCT/EP00/08398

(22) Internationales Anmeldedatum:

29. August 2000 (29.08.2000)

(25) Einreichungssprache:

Deutsch

(26) Veröffentlichungssprache:

Deutsch

DE

DE

(30) Angaben zur Priorität: 199 45 494.9 22. September 1999 (22.09.1999) 100 18 722.6 15. April 2000 (15.04.2000)

(71) Anmelder (für alle Bestimmungsstaaten mit Ausnahme von US): CONTINENTAL TEVES AG & CO. OHG [US/US]; Guerickestrasse 7, D-60488 Frankfurt am Main (US). (72) Erfinder; und


- (75) Erfinder/Anmelder (nur für US): FEY, Wolfgang [DE/DE]; Nesselweg 17, D-65527 Niedernhausen (DE). TRASKOV, Adrian [DE/DE]; Hardtbergstrasse 8, D-61449 Steinbach (DE). TRUOEL, Jan [DE/DE]; Kantstrasse 2, D-64347 Griesheim (DE).
- (74) Gemeinsamer Vertreter: CONTINENTAL TEVES AG & CO. OHG; Guerickestrasse 7, D-60488 Frankfurt am Main (US).
- (81) Bestimmungsstaaten (national): JP, US.
- (84) Bestimmungsstaaten (regional): europäisches Patent (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE).

Veröffentlicht:

Mit internationalem Recherchenbericht.

[Fortsetzung auf der nächsten Seite]

- (54) Title: METHOD AND CIRCUIT CONFIGURATION FOR STORING DATA WORDS IN A RAM MODULE
- (54) Bezeichnung: VERFAHREN UND SCHALTUNGSANORDNUNG ZUM SPEICHERN VON DATENWORTEN IN EINEM RAM MODUL



- (57) Abstract: The invention relates to a method for storing data words in a RAM module that is especially suited for applications that are critical with regard to safety. The inventive method is characterized by the following steps: producing a test bit word from at least one data word when writing the at least one data word into the RAM module, storing the test bit word, reading out test bit word when reading out the at least one data word from the RAM module, regenerating the test bit word from the at least one read out data word, comparing the read out test bit word with the regenerated test bit word and generating an error message if they do not correspond. The invention further relates to a corresponding circuit configuration.
- (57) Zusammenfassung: Es wird ein Verfahren zum Speichern von Datenworten in einem RAM Modul beschrieben, das insbesondere für sicherheitskritische Anwendungen geeignet ist und sich durch folgende Schritte auszeichnet: Erzeugen eines Prüfbit-Wortes aus mindestens einem Datenwort beim Schreiben des mindestens einen Datenwortes in das RAM Modul, Speichern des Prüfbit-Wortes, Auslesen des Prüfbit-Wortes beim Auslesen des mindestens einen Datenwortes aus dem RAM Modul, erneutes Erzeugen des Prüfbit-Wortes aus dem mindestens einen ausgelesenen Datenwort,

Vergleichen des ausgelesenen Prüfbit-Wortes mit dem erneut erzeugten Prüfbit-Wort und Erzeugen einer Fehlermeldung, wenn diese nicht übereinstimmen. Weiterhin wird eine entsprechende Schaltungsanordnung beschrieben.

11/22225 A

Zur Erklärung der Zweibuchstaben-Codes, und der anderen Abkürzungen wird auf die Erklärungen ("Guidance Notes on Codes and Abbreviations") am Anfang jeder regulären Ausgabe der PCT-Gazette verwiesen.

Verfahren und Schaltungsanordnung zum Speichern von Datenworten in einem RAM Modul

Die Erfindung betrifft ein Verfahren und eine Schaltungsanordnung zum Speichern von Datenworten in einem RAM Modul, insbesondere für sicherheitskritische Anwendungen.

RAM (Random Access Memory) Module sind allgemein bekannt und weit verbreitet. Sie dienen zum wiederholten Speichern und Auslesen von Daten für eine Vielzahl von Anwendungen. Der Sicherheit der in dem RAM Modul gespeicherten Daten muss bei der Auslegung der Speicherarchitektur besondere Beachtung geschenkt werden. Bei einer bekannten Architektur wird die Datensicherheit durch eine voll redundante Auslegung des Moduls in relativ zuverlässiger Weise gewährleistet. Ein wesentlicher Nachteil hierbei besteht jedoch darin, dass der Schaltungsaufwand und der Bedarf an Siliziumfläche relativ hoch ist.

Der Erfindung liegt deshalb die Aufgabe zugrunde, ein Verfahren und eine Schaltungsanordnung zum Speichern von Datenwörtern in einem RAM Modul zu schaffen, dessen Flächenbedarf wesentlich geringer ist, ohne dass Einschränkungen im Hinblick auf die Datensicherheit hinzunehmen sind.

Gelöst wird diese Aufgabe mit einem Verfahren gemäß Anspruch 1, dass sich durch folgende Schritte auszeichnet:
Erzeugen eines Prüfbit-Wortes aus mindestens einem Datenwort beim Schreiben des mindestens einen Datenwortes in das

RAM Modul, Speichern des Prüfbit-Wortes, Auslesen des Prüfbit-Wortes beim Auslesen des mindestens einen Datenwortes aus dem RAM Modul, Erneutes Erzeugen des Prüfbit-Wortes aus dem mindestens einen ausgelesenen Datenwort, Vergleichen des ausgelesenen Prüfbit-Wortes mit dem erneut erzeugten Prüfbit-Wort und Erzeugen einer Fehlermeldung, wenn diese nicht übereinstimmen.

Die Aufgabe wird ferner mit einer Schaltungsanordnung gemäß Anspruch 7 gelöst, die sich auszeichnet durch: eine erste Schaltungseinheit zur Erzeugung eines Prüfbit-Wortes aus mindestens einem Datenwort beim Schreiben und Lesen des mindestens einen Datenwortes, eine Anzahl von Registern zur zugeordneten Speicherung von Prüfbit-Worten für die Datenworte, sowie eine zweite Schaltungseinheit, mit der beim Lesen von Datenworten das zugeordnete Prüfbit-Wort mit dem durch die erste Schaltungseinheit erneut erzeugten Prüfbit-Wort verglichen wird, sowie zur Erzeugung einer Fehlermeldung, wenn die Prüfbit-Worte nicht übereinstimmen.

Ein besonderer Vorteil dieser Lösung besteht darin, dass bei im wesentlichen gleicher Datensicherheit wie bei der eingangs genannten voll redundanten Auslegung die erforderliche Siliziumfläche und damit auch der Schaltungsaufwand und die Kosten wesentlich geringer sind.

Die Unteransprüche haben vorteilhafte Weiterbildungen der Erfindung zum Inhalt.

Weitere Einzelheiten, Merkmale und Vorteile der Erfindung ergeben sich aus der folgenden Beschreibung einer bevorzugten Ausführungsform anhand der Zeichnung. Es zeigt:

Fig. 1 eine schematische Darstellung einer ersten Speicherarchitektur:

Fig. 2 eine schematische Darstellung des Ablaufes eines Schreibvorgangs;

Fig. 3 eine schematische Darstellung des Ablaufes eines Lesevorgangs;

Fig. 4 die Erzeugung einer wortorientierten Parität;

Fig. 5 eine schematische Darstellung einer zweiten Speicherarchitektur; und

Fig. 6 die Erzeugung einer spaltenorientierten Parität.

Ein RAM Modul umfasst gemäß Figur 1 im wesentlichen ein wortorientiertes Array 10 aus einer Anzahl von 32 Bit Datenwort-Registern 10a,...10i,...10x, die reihenweise untereinander angeordnet dargestellt sind. Jedem Datenwortregister ist ein 2 Bit Paritätswort-Register 11a,...11x zugeordnet, so dass sich ein 2 Bit Paritäts-Array 11 ergibt. Weiterhin ist ein 32 Bit Paritätswort-Register 12 vorgesehen, dem wiederum ein 2 Bit Paritätswort-Register 13 zugeordnet ist.

Zum Datenaustausch ist diese Anordnung in bekannter Weise mit einer Bus-Interfaceeinheit 14 verbunden, über die eine Verbindung zu einem CPU-Bus hergestellt werden kann. Die Bus-Interfaceeinheit 14 umfasst weiterhin Schaltungseinheiten zum Erzeugen und zum Vergleich der Paritätsworte bei Schreib- und Lesevorgängen, die in den Figuren 2 und 3 dargestellt sind.

Zum Schreiben in das RAM Modul werden gemäß Figur 2 die betreffenden Datenwörter von einem 32 Bit Datenbus 20 zu einer ersten Schaltungseinheit 21 geführt, mit der zu jedem Datenwort ein 2 Bit Paritätswort erzeugt wird. Anschließend wird das Datenwort in eines der Datenwort-Register 10i in dem RAM Modul und das 2 Bit Paritätswort in das zugeordnete 2 Bit Paritätswort-Register 11i eingeschrieben.

Zum Lesen von Datenwörtern aus dem RAM Modul wird gemäß Figur 3 das adressierte Datenwort zunächst in die erste Schaltungseinheit 21 überführt. Gleichzeitig wird das zugeordnete 2 Bit Paritätswort in eine zweite Schaltungseinheit 22 übertragen. In der ersten Schaltungseinheit 21 wird aus dem ausgelesenen Datenwort wiederum ein 2 Bit Paritätswort erzeugt, das in die zweite Schaltungseinheit 22 überführt und dort mit dem direkt aus dem RAM Modul ausgelesenen 2 Bit Paritätswort verglichen wird. Wenn diese beiden Wörter nicht übereinstimmen, wird ein Fehlersignal F erzeugt oder ein entsprechendes Fehler-Flag gesetzt. Wenn die 2 Bit Paritätswörter übereinstimmen, wird das ausgelesene Datenwort auf dem Datenbus 20 übertragen.

Gemäß Figur 4 setzt sich jedes 32 Bit Datenwort aus einem ersten und einem zweiten 16 Bit Halbwort HW zusammen, wobei

aus jedem Halbwort ein Bit B des 2 Bit Paritätswortes erzeugt wird.

Durch die automatische Erzeugung und den automatischen Vergleich dieser wortorientierten Paritäten können einzelne Bitfehler sofort "online" beim Auslesen aus dem RAM Modul erkannt werden.

Um eine noch höhere Fehlersicherheit zu erreichen, läßt sich die 2 Bit Paritätserzeugung auch durch eine CRC (cyclic redundandy check) -Prüfung mit einem für jedes Datenwort gemäß einem Polynom berechneten CRC-Wort ersetzen. Um ein sinnvolles Verhältnis zwischen der Breite eines Datenwortes und der Breite eines CRC-Wortes zu erreichen, wird die Speicherarchitektur so gewählt, dass die Breite der gespeicherten Datenworte (Speicherworte) ein Vielfaches der Breite der Datenworte auf dem Datenbus ist. Bei einer Datenwort-Breite von 32 Bit hat das Speicherwort vorzugsweise eine Breite von 128 Bit und das CRC-Wort für eine optimale Fehlersicherheit eine Breite von 9 Bit.

Figur 5 zeigt eine entsprechende Anordnung, die über die Bus-Interfaceeinheit 14 mit einem 32 Bit Datenbus (nicht dargestellt) verbunden ist.

Das RAM Modul umfasst ein Array 60 aus einer Anzahl von 128 Bit Speicherwort-Registern 60a,...60x, die reihenweise untereinander angeordnet dargestellt sind. Jedem Speicherwort-Register ist ein CRC-Register 61a,...61x mit zum Beispiel jeweils 9 Bit zugeordnet, so dass sich ein CRC-Array 61 ergibt.

Zwischen das Array 60 und die Bus-Interfaceeinheit 14 ist eine Einheit 70 geschaltet, die einen Multiplexer 71 für jeweils vier 32 Bit Datenworte sowie ein 128 Bit CRC-Rechenregister 72 zur Aufnahme von vier 32 Bit Datenworten aufweist. Weiterhin umfasst die Einheit 70 eine CRC-Recheneinheit 73, mit der aus dem Inhalt des 128 Bit CRC-Rechenregisters 72 mit bekannten Rechenverfahren ein 9 Bit CRC-Wort berechnet und in einem 9 Bit CRC-Register 74 zwischengespeichert wird, das wiederum mit der Bus-Interfaceeinheit 14 verbunden ist.

Die Schreib und Lesevorgänge laufen im wesentlichen in gleicher Weise ab, wie es in den Figuren 2 und 3 dargestellt ist.

Beim Einschreiben in das RAM Modul werden jeweils vier über die Bus-Interfaceeinheit 14 zugeführte 32 Bit Datenworte mit dem Multiplexer 71 zyklisch nacheinander in das 128 Bit CRC-Rechenregister 72 eingespeichert, so dass sich ein 128 Bit Speicherwort ergibt. Mit der CRC-Recheneinheit 73 wird daraus dann das 9 Bit CRC-Wort berechnet und im das 9 Bit CRC-Register 74 eingetragen. Anschließend wird der Inhalt des 128 Bit CRC-Rechenregisters 72 in eines der 128 Bit Speicherwort-Register 60i des RAM Arrays und der Inhalt des 9 Bit CRC-Registers 74 in das zugeordnete 9 Bit CRC-Wortregister 61i eingespeichert.

Beim Schreiben eines neuen 32 Bit Datenwortes (oder kleinerer Worteinheiten) in das RAM Modul ist es erforderlich,
das CRC-Wort des betreffenden 128 Bit SpeicherwortRegisters 60i neu zu berechnen. Dies bedeutet, dass vor dem
Schreiben des neuen Datenwortes zunächst der Inhalt des be-

treffenden 128 Bit Speicherwort-Registers 60i vollständig ausgelesen und in das CRC-Rechenregister 72 eingespeichert werden muss, um dann mit der CRC-Recheneinheit 73 auf der Grundlage des neuen Datenwortes das 9 Bit CRC-Wort neu zu berechnen und in dem CRC-Register 74 abzulegen. Die Inhalte beider Register 72, 74 werden dann in die entsprechenden Register 60i, 61i übertragen.

Sofern vor dem Schreiben eines neuen 32 Bit Datenwortes eine Fehlerprüfung durchgeführt werden soll, die zum Beispiel durch eine Software mit bestimmten Zeitabständen veranlasst werden kann, wird wie oben erwähnt zunächst der Inhalt des betreffenden 128 Bit Speicherwort-Registers 60i und der Inhalt des zugeordneten CRC-Registers 61i ausgelesen. Anschließend wird mit der CRC-Recheneinheit 73 daraus erneut das 9 Bit CRC-Wort erzeugt und mit dem ausgelesenen CRC-Wort verglichen. Wenn diese beiden CRC-Worte nicht übereinstimmen, wird ein Fehlersignal F (oder ein entsprechendes Fehler-Flag) erzeugt. Wenn die CRC-Worte übereinstimmen, wird, wie oben erläutert wurde, aus dem das neue 32 Bit Datenwort enthaltenden 128 Bit Speicherwort ein neues 9 Bit CRC Wort berechnet, und beide werden in das entsprechende 128 Bit Speicherwort-Register 60i bzw. das zugeordnete 9 Bit CRC Register 61i des RAM Moduls eingelesen.

Die Fehlerprüfung kann auch dann durchgeführt werden, wenn ein Datenwort aus dem RAM Modul auf den Datenbus 20 ausgelesen werden soll. Zu diesem Zweck wird der Inhalt des das betreffende Datenwort enthaltenden Speicherwort-Registers 60i in das CRC-Rechenregister 72 übertragen und daraus erneut das CRC-Wort berechnet. Dieses CRC-Wort wird mit dem in dem zugeordneten CRC-Wort-Register 61i gespeicherten

CRC-Wort verglichen. Wenn beide Worte nicht übereinstimmen, wird eine Fehlermeldung F erzeugt oder ein entsprechendes Fehler-Flag gesetzt. Wenn beide CRC-Worte übereinstimmen, wird das ausgelesene 32 Bit Datenwort auf den Datenbus 20 übertragen. Anschließend wird der Inhalt des CRC-Rechenregisters 72 in das entsprechende 128 Bit Speicherwort-Register 60i zurückgeführt.

Figur 6 zeigt mehrere Speicherwort-Register 10a, 10b,..

10x, für 32 Bit Datenworte sowie ein 32 Bit ParitätswortRegister 12, wobei für jede Stelle beispielhaft ein Bit mit
dem Wert 0 oder 1 dargestellt ist.

Im Unterschied zu der in den Figuren 4 und 5 gezeigten, wortorientierten Prüfbit-Erzeugung wird gemäß Figur 6 eine spaltenorientierte Parität erzeugt, bei der für jeweils gleiche Stellen aller Datenworte ein Paritäts-Bit ermittelt wird, das an eine zugeordnete Stelle in dem 32 Bit Paritätswort-Register 12 eingeschrieben wird. Auf diese Weise ergibt sich ein 32 Bit Paritätswort. Weiterhin kann nun zu diesem 32 Bit Paritätswort in gleicher Weise wie es für die wortorientierte Parität anhand der Figur 4 beschrieben wurde, ein 2 Bit Paritätswort erzeugt und in dem 2 Bit Paritätswort-Register 13 (siehe Figur 1) abgespeichert werden. Entsprechend der vorstehend beschriebenen Weise kann auch eine spaltenorientierte Paritätsprüfung bei der Ausführungsform gemäß Fig. 5 mit 128 Bit breiten Datenworten durchgeführt werden.

Während des Schreibens eines neuen Datenwortes in einem der Wortregister 10i des RAM Moduls wird zunächst der Inhalt des Datenwortes der zu beschreibenden Speicherstelle im RAM Modul, d.h. im Beispiel ein 32 Bit Datenwort-Register 10i, sowie das 32 Bit Paritätswort-Register 12 ausgelesen. Anschließend wird der Wert des spaltenorientierten 32 Bit Paritätsworts erneut ermittelt und beschrieben.

Darauffolgend wird das neue Datenwort in die entsprechenden Datenwort-Register 10i zurückgeschrieben und der Inhalt des 32 Bit Paritätswort-Registers 12 neu ermittelt. Im Anschluss daran kann zu dem 32 Bit Paritätswort wieder eine 2 Bit Parität erzeugt und in dem 2 Bit Paritätswort-Register 13 (siehe Figur 1) gespeichert werden.

Während eines normalen Lesevorgangs wird vorzugsweise keine Fehlerüberprüfung durchgeführt. Eine zusätzliche Fehlerprüfung kann dadurch erfolgen, daß in der vorstehend beschriebenen Weise beispielsweise zum Zeitpunkt während eines Lesevorgangs der Inhalt sämtlicher Datenwort-Register 10i ausgelesen wird, das spaltenorientierte 32 Bit Paritätswort erneut erzeugt und mit dem in dem Paritätswort Register 12 gespeicherten Paritätswort verglichen wird. Wenn die Paritätsworte nicht übereinstimmen, wird eine Fehlermeldung F erzeugt oder ein entsprechendes Fehler-Flag gesetzt. Wenn die Paritätsworte übereinstimmen, wird das ausgelesene Datenwort auf dem Datenbus 20 übertragen. Die hier beschriebene Ausführungsform zur spaltenorientierten Fehlerprüfung wird sinnvollerweise nicht bei jedem Schreibim ganzen RA oder Lesevorgang, sondern mit bestimmten Zeitabständen vorgenommen, wobei die Zeitabstände durch die verwendete Software vorgegeben sein können. Die Entscheidung, ob diese

Fehlerprüfung erfolgt oder nicht, wird bevorzugt durch die verwendete Software vorgenommen.

Das 2 Bit Paritätswort des 32 Bit Paritätswortes kann in gleicher Weise zur Fehlerüberprüfung verwendet werden, wie es anhand der Figuren 2 bis 4 für die 2 Bit Paritätsworte der Datenwörter beschrieben wurde.

Anstelle der spaltenorientierten Parität kann auch eine spaltenorientierte CRC (Cyclic Redundancy Check) -Summe gebildet und zur Fehlerprüfung verwendet werden. Auch hierbei wird vor dem Schreiben und / oder Lesen eines Wortes zunächst der Inhalt sämtlicher Datenwort-Register 10i sowie des Prüfbit-Registers 12 ausgelesen und erneut das CRC-Wort ermittelt. Wenn dieses CRC-Wort nicht mit dem gespeicherten CRC-Wort übereinstimmt, wird eine Fehlermeldung F erzeugt oder ein entsprechendes Fehler-Flag gesetzt. Wenn beide CRC-Worte übereinstimmen, wird der Schreib- oder Lesevorgang in der oben für die spaltenorientierte Paritätswort-Erzeugung beschriebenen Weise abgeschlossen.

Mit der spaltenorientierten Parität sowie einem zyklisch ablaufenden Paritäts-Test bzw. der CRC-Prüfsumme und einer zyklischen CRC-Berechnung lassen sich auch Fehler im Adress-Decoder sowie Doppel-Bitfehler und weitere Fehler ermitteln. Die Tests bzw. Berechnungen werden vorzugsweise durch eine entsprechende Software durchgeführt.

Patentansprüche

 Verfahren zum Speichern von Datenworten in einem RAM Modul, gekennzeichnet durch folgende Verfahrensschritte:

Erzeugen eines Prüfbit-Wortes aus mindestens einem Datenwort beim Schreiben des mindestens einen Datenwortes in das RAM Modul,

Speichern des Prüfbit-Wortes,

Auslesen des Prüfbit-Wortes beim Auslesen des mindestens einen Datenwortes aus dem RAM Modul,

Erneutes Erzeugen des Prüfbit-Wortes aus dem mindestens einen ausgelesenen Datenwort,

Vergleichen des ausgelesenen Prüfbit-Wortes mit dem erneut erzeugten Prüfbit-Wort und Erzeugen einer Fehlermeldung, wenn diese nicht übereinstimmen.

- 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass das Prüfbit-Wort durch Ermittlung von Paritätsbits gebildet wird.
- 3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, dass aus jedem Datenwort ein 2 Bit Paritätswort gebildet wird, wobei aus jedem Daten-Halbwort jeweils ein Paritätsbit ermittelt wird.
- 4. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass aus einer Anzahl von Datenworten ein Paritätswort erzeugt wird, dessen Paritätsbits jeweils aus
 gleichen Stellen aller Datenworte ermittelt werden.

- 5. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Prüfbit-Worte durch Berechnung von CRC-Worten gebildet werden.
- 6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, dass jeweils eine Anzahl von Datenworten zu einem Speicherwort zusammengefasst wird und daraus ein zugeordnetes CRC-Wort berechnet wird.
- 7. Schaltungsanordnung zum Speichern von Datenworten in einem RAM Modul, gekennzeichnet durch:
 eine erste Schaltungseinheit (21) zur Erzeugung eines Prüfbit-Wortes aus mindestens einem Datenwort beim Schreiben und Lesen des mindestens einen Datenwortes, eine Anzahl von Registern (11i, 61i) zur zugeordneten Speicherung von Prüfbit-Worten für die Datenworte, sowie eine zweite Schaltungseinheit (22), mit der beim Lesen von Datenworten das zugeordnete Prüfbit-Wort mit dem durch die erste Schaltungseinheit (21) erneut erzeugten Prüfbit-Wort verglichen wird, sowie zur Erzeugung einer Fehlermeldung (F), wenn die Prüfbit-Worte nicht übereinstimmen.
- 8. Schaltungsanordnung nach Anspruch 7, dadurch gekennzeichnet, dass die Anzahl von Registern durch erste 2
 Bit Paritätsregister (11i) gebildet ist, wobei jedem
 Datenwort ein 2 Bit Paritätsregister zugeordnet ist.
- 9. Schaltungsanordnung nach Anspruch 7, dadurch gekennzeichnet, dass die Anzahl von Registern durch CRCRegister (61i) gebildet ist, wobei jeweils vier Datenworten ein CRC-Register zugeordnet ist.

- 10. Schaltungsanordnung nach Anspruch 9, gekennzeichnet durch einen Multiplexer (71) zur Speicherung von jeweils vier Datenworten als ein Speicherwort, sowie eine CRC-Recheneinheit (73) zur Berechnung des CRC-Wortes aus einem Speicherwort sowie zur Speicherung des CRC-Wortes in einem zugeordneten CRC-Register (611, 74).
- 11. Schaltungsanordnung nach Anspruch 10, dadurch gekennzeichnet, dass die Datenworte 32 Bit Worte und die CRCWorte 9 Bit Worte sind.
- 12. Schaltungsanordnung nach einem der Ansprüche 7 bis 11, gekennzeichnet durch ein zweites Register (12) zur Speicherung eines Prüfbit-Wortes, dessen Bits jeweils aus gleichen Stellen aller Datenworte ermittelt werden, sowie ein drittes Register (13) zur Speicherung eines Prüfbit-Wortes, das aus dem Inhalt des zweiten Registers (12) ermittelt wird.

Huyghe, E

1

Inforuon on	ostent family	members

tul	/EP	00/	'08398
-----	-----	-----	--------

Patent document cited in search report	t	Publication date	Patent family member(s)	Publication date
US 3972033 A	27-07-1976	IT 1002271 B FR 2272466 A JP 1153421 C JP 50118633 A JP 57038997 B	20-05-1976 19-12-1975 30-06-1983 17-09-1975 18-08-1982	
US 4710934	Α .	01-12-1987	JP 62175846 A	01-08-1987
US 4277844	Α	07-07-1981	NONE	






Fig. 1









Fig. 6



Deutsches Patent- un larkenamt

1. Dezember 2000 München, d

Telefon: (0 89) 21 95 - 3204

Aktenzeichen: 100 18 722.6

Anmelder: S.Adr.

Deutsches Patent- und Markenamt · 80297 München

Continental Teves AG & Co. oHG

Guerickestr. 7

60488 Frankfurt

الواسديد وال

Ihr Zeichen: P 9722.1/BR/AD

Bitte Aktenzeichen und Anmelder bei allen Eingaben und Zahlungen angeben

Zutreffendes ist angekreuzt ⊠ und/oder aus ausgefüllt!

Ergebnis einer Druckschriftenermittlung

Auf den Antrag des wirksam am 15.April 2000 gemäß 🔯 § 43 Patentgesetz 🔲 § 7 Gebrauchsmustergesetz sind die auf den beigefügten Anlagen angegebenen öffentlichen Druckschriften ermittelt worden. Ermittelt wurde in folgenden Patentklassen:				
Klasse/Gruppe	Prüfe	r Patentabt.		
G11C 29/00	Dr. Raab	53		

Die Recherche im Deutschen Patent- und Markenamt stützt sich auf die Patentliteratur folgender Länder und Organisationen:

Deutschland (DE,DD), Österreich, Schweiz, Frankreich, Großbritannien, USA, Japan (Abstracts), UDSSR (Abstracts), Europäisches Patentamt, WIPO.

Recherchiert wurde außerdem in folgenden Datenbanken:

Anlagen:

Anlagen 1, 2 und 3 zur Mitteilung der ermittelten Druckschriften

4 Druckschrift(en) bzw. Ablichtung(en)

Patentabteilung 11 Recherchen-Leitstelle



P 2251 06.95

Annahmestelle und Nachtbriefkasten

Zweibrückenstraße 12

Dienstgebäude Zweibrückenstraße 12 (Hauptgebäude) Zweibrückenstraße 5-7 (Breiterhof) Cincinnatistraße 64 Rosenheimer Straße 116 Balanstraße 59

Hausadresse (für Fracht) Deutsches Patent- und Markenamt Zweibrückenstraße 12 80331 München

Telefon (089) 2195-0 Telefax (089) 2195-2221 Bank: Landeszentralbank München 700 010 54

(BLZ 700 000 00)

Internet-Adresse http://www.patent-und-markenamt.de



Zahlungshinweise

- 1. Die Gebühren können außer durch Barzahlung entrichtet werden:
 - a) durch Übergabe oder Übersendung
 - von Gebührenmarken des Deutschen Patent- und Markenamts,
 - von Schecks, die auf ein Kreditinstitut in der Bundesrepublik Deutschland gezogen sind und nicht mit Indossament versehen sind,
 - eines Auftrags zur Abbuchung von dem hierfür zugelassenen Abbuchungskonto gemäß Bekanntmachung des Präsidenten des Deutschen Patent- und Markenamts (siehe Mitteilungen Nr. 1 und 2/90 vom 15. Dezember 1989, Bl.f.PMZ 1990, S. 1 f.; Nr. 6/92 vom 27. Februar 1992, Bl.f.PMZ 1992, S. 177 f.),
 - b) durch Überweisung auf das umseitig angegebene Konto der Zahlstelle.
 - c) durch Bareinzahlung (mit Zahlschein bei der Postbank oder bei allen anderen Banken oder Sparkassen) auf das umseitig angegebene Konto der Zahlstelle.
- 2. Bei jeder Zahlung sind das vollständige Aktenzeichen und der Verwendungszweck in Form des Gebührencodes, der sich aus den Gebührenverzeichnissen aus der Anlage zu § 1 PatGebG oder aus der Anlage zu § 2 Abs. 1 DPMAVwKostV ergibt, anzugeben (Auszug s.u.*).
 - Unkorrekte bzw. unvollständige Angaben führen zu Verzögerungen in der Bearbeitung.
- 3. Als Einzahlungstag gilt gemäß § 3 der Verordnung über die Zahlung der Gebühren des Deutschen Patent- und Markenamts und des Bundespatentgerichts
 - a) bei Übergabe oder Übersendung von Gebührenmarken der Tag des Eingangs;
 - b) bei Übergabe oder Übersendung von Schecks oder Abbuchungsaufträgen der Tag des Eingangs beim Deutschen Patent- und Markenamt oder Bundespatentgericht, sofern die Einlösung bei Vorlage erfolgt (da Abbuchungsaufträge auch per Telekopie wirksam übermittelt werden können, ist es mit dieser Zahlungsart möglich, entsprechende Zahlungen noch bis 24.00 Uhr des letzten Tages der Frist vorzunehmen);
 - c) bei Bareinzahlung mit Zahlschein bei der Postbank und allen anderen Banken und Sparkassen auf das Konto des Deutschen Patent- und Markenamts der Tag der Einzahlung (in diesem Falle ist vom Einzahler jedoch darauf zu achten, dassihm der Tag (Datum) der Einzahlung von dem Geldinstitut auf dem Einzahlungsbeleg, Durchschlag etc. hinreichend deutlich bestätigt wird);
 - d) im übrigen (insbesondere bei Überweisung) der Tag, an dem der Betrag bei der Zahlstelle des Deutschen Patent- und Markenamts eingeht oder auf dem umseitig genannten Konto gutgeschrieben wird.

Gebrauchsmusterabzweigung

Der Anmelder einer nach dem 1. Januar 1987 mit Wirkung für die Bundesrepublik Deutschland eingereichten Patentanmeldung kann eine Gebrauchsmusteranmeldung, die den gleichen Gegenstand betrifft, einreichen und gleichzeitig den Anmeldetag der früheren Patentanmeldung in Anspruch nehmen. Diese Abzweigung (§ 5 Gebrauchsmustergesetz) ist bis zum Ablauf von 2 Monaten nach dem Ende des Monats möglich, in dem die Patentanmeldung durch rechtskräftige Zurückweisung, freiwillige Rücknahme oder Rücknahmefiktion erledigt, ein Einspruchsverfahren abgeschlossen oder - im Falle der Erteilung des Patents - die Frist für die Beschwerde gegen den Erteilungsbeschluss fruchtlos verstrichen ist. Ausführliche Informationen über die Erfordernisse einer Gebrauchsmusteranmeldung, einschließlich der Abzweigung, enthält das Merkblatt für Gebrauchsmusteranmelder (G6181), welches kostenlos beim Deutschen Patent- und Markenamt und den Patentinformationszentren erhältlich ist.

¹ Gebührencodes für Patentsachen:

Gebühre code	n- Gebühr bzw. Auslagen	Gebührei code	n- Gebühr bzw. Auslagen
111100	Anmeldegebühr	112 107	Patentjahresgebührfürdas 7. Patentjahr
111201	Rechercheantragsgebühr	112108	Patentjahresgebührfür das 8. Patentjahr
102010	Auslagen für Abschriften aller ermittelten Druck-	112109	Patentjahresgebühr für das 9. Patentjahr
	schriften im Rechercheverfahren	112110	Patentjahresgebühr für das 10. Patentjahr
111301	Prüfungsantragsgebühr, wenn ein Rechercheantrag	112111	Patentjahresgebührfür das 11. Patentjahr
	gestellt worden ist	112112	Patentjahresgebührfür das 12. Patentjahr
111302	Prüfungsantragsgebühr, wenn ein Rechercheantrag	112113	Patentjahresgebühr für das 13. Patentjahr
	nicht gestellt worden ist	112114	Patentjahresgebührfür das 14. Patentjahr
102020	Auslagen für Abschriften aller ermittelten Druck-	112115	Patentjahresgebührfür das 15. Patentjahr
	schriften im Prüfungsverfahren	112116	Patentjahresgebühr für das 16. Patentjahr
111500	Erteilungsgebühr	112117	Patentjahresgebühr für das 17. Patentjahr
112103	Patentjahresgebühr für das 3. Patentjahr	112118	Patentjahresgebührfür das 18. Patentjahr
112104	Patentjahresgebühr für das 4. Patentjahr	112119	Patentjahresgebühr für das 19. Patentjahr
112105 112106	Patentjahresgebühr für das 5. Patentjahr Patentjahresgebühr für das 6. Patentjahr	112120	Patentjahresgebühr für das 20. Patentjahr

Deutsches Patent- un larkenamt

DATUM: 29.

100 18 722.6

Deutsches Patent- und Markenamt 80297 München

Anlage 1

zur Mitteilung über die ermittelten Druckschriften gemäß § 43 des Patentgesetzes

Druckschriften:

689 26 410 TZ DE

43 84 353

Literatur:

Vertical Parity Correction. In: IBM Technical Disclosure Bulletin, Vol.33, No.6A, Nov. 1990, S.85-87;

HÖLSCHER, H., RADER, J.: Mikrocomputer in der Sicherheitstechnik, Verlag TÜV Rheinland, 1984,

ISBN 3-88585-180-6;

Deutsches Patent- und Markenamt

Anlage 3

zur Mitteilung der ermittelten Druckschriften

Hinweise zur Mitteilung (Vordruck P 2251)

Eine Gewähr für die Vollständigkeit der Ermittlung wird nicht geleistet (§ 43 Abs. 7 Patentgesetz bzw. § 7 Abs. 2 Gebrauchsmustergesetz i.V.m. § 43 Abs. 7 Satz 1 Patentgesetz).

Die angegebene Patentliteratur kann in den Auslegehallen des Deutschen Patent- und Markenamts, 80331 München, Zweibrückenstraße 12, oder 10969 Berlin, Gitschiner Str. 97 eingesehen werden; deutsche Patentschriften, Auslegeschriften und Offenlegungsschriften auch in den Patentinformationszentren. Ein Verzeichnis über diese Patentinformationszentren kann auf Wunsch vom Deutschen Patent- und Markenamt sowie von einigen Privatfirmen bezogen werden.

Erklärungen zur Anlage 2 (Vordruck P 2253)

Spalte 1: Kategorie

Es bedeutet:

- X: Druckschriften, die Neuheit oder Erfindungshöhe allein in Frage stellen
- Y: Druckschriften, die die Erfindungshöhe zusammen mit anderen Druckschriften in Frage stellen
- A: Allgemein zum Stand der Technik, technologischer Hintergrund
- O: Nicht-schriftliche Offenbarung, z.B. ein in einer nachveröffentlichten Druckschrift abgedruckter Vortrag,der vor dem Anmelde- oder Prioritätstag öffentlich gehalten wurde
- P: Im Prioritätsintervall veröffentlichte Druckschriften
- T: Nachveröffentlichte, nicht kollidierende Druckschriften, die die Theorie der angemeldetenErfindung betreffen und für ein besseres Verständnis der angemeldeten Erfindung nützlich sein können bzw. zeigen, daß der angemeldeten Erfindung zugrunde liegende Gedankengänge oder Sachverhalte falsch sein könnten
- E: Ältere Anmeldungen gemäß § 3 Abs. 2 PatG (bei Recherchen nach § 43 PatG); ältere Patentanmeldungen oder ältere Gebrauchsmuster gemäß § 15 GbmG (bei Recherchen nach § 7 GbmG)
- D: Druckschriften, die bereits in der Patentanmeldung genannt sind
- L: Aus besonderen Gründen genannte Druckschriften, z.B. zum Veröffentlichungstag einer Entgegenhaltung oder bei Zweifeln an der Priorität.

Spalte 2: Ermittelte Druckschriften / Erläuterungen

Veröff.: Veröffentlichungstag einer Druckschrift im Prioritätsintervall

nr: Nicht recherchiert, da allgemein bekannter Stand der Technik, oder nicht recherchierbar

=: Druckschriften, die auf dieselbe Ursprungsanmeldung zurückgehen ("Patentfamilien") oder auf die sich Referate oder Abstracts beziehen.

"-": Nichts ermittelt

Spalte 3: Betroffene Ansprüche

Hier sind die Ansprüche unter Zuordnung zu den in Spalte 2 genannten relevanten Stellen angegeben.



Für den Armalder / Antragsteller

Anlage 2

80297 München

zur Mitteilung der ermittelten Druckschriften

Aktenzeichen

100 18 722.6

1					
Kate- gorie	Ermittelte Druckschriften/Erläuterungen				
x	DE 689 26 410 T2 S.2-3	1,2,7			
×	US 43 84 353 Fig. 1, Sp.2,Z.3-40	6,7			
X	Vertical Parity Correction. In: IBM Technical Disclosure Bulletin, No. 6A, Nov. 1990, S.85-87;	Vol. 33, 4			
X	HÖLSCHER.H.,RADER,J.: Mikrocomputer in der Sicherheitsteck Verlag TüV Rheinland, 1984, ISBN 3-88585-180-6; S.7-27 u. 7-2				

P 9722.1

Verfahren und Schaltungsanordnung zum Speichern von Datenworten in einem RAM Modul

Die Erfindung betrifft ein Verfahren und eine Schaltungsanordnung zum Speichern von Datenworten in einem RAM Modul, insbesondere für sicherheitskritische Anwendungen.

RAM (Random Access Memory) Module sind allgemein bekannt und weit verbreitet. Sie dienen zum wiederholten Speichern und Auslesen von Daten für eine Vielzahl von Anwendungen. Der Sicherheit der in dem RAM Modul gespeicherten Daten muss bei der Auslegung der Speicherarchitektur besondere Beachtung geschenkt werden. Bei einer bekannten Architektur wird die Datensicherheit durch eine voll redundante Auslegung des Moduls in relativ zuverlässiger Weise gewährleistet. Ein wesentlicher Nachteil hierbei besteht jedoch darin, dass der Schaltungsaufwand und der Bedarf an Siliziumfläche relativ hoch ist.

Der Erfindung liegt deshalb die Aufgabe zugrunde, ein Verfahren und eine Schaltungsanordnung zum Speichern von Datenwörtern in einem RAM Modul zu schaffen, dessen Flächenbedarf wesentlich geringer ist, ohne dass Einschränkungen im Hinblick auf die Datensicherheit hinzunehmen sind.

Gelöst wird diese Aufgabe mit einem Verfahren gemäß Anspruch 1, dass sich durch folgende Schritte auszeichnet: Erzeugen eines Prüfbit-Wortes aus mindestens einem Datenwort beim Schreiben des mindestens einen Datenwortes in das

RAM Modul, Speichern des Prüfbit-Wortes, Auslesen des Prüfbit-Wortes beim Auslesen des mindestens einen Datenwortes aus dem RAM Modul, Erneutes Erzeugen des Prüfbit-Wortes aus dem mindestens einen ausgelesenen Datenwort, Vergleichen des ausgelesenen Prüfbit-Wortes mit dem erneut erzeugten Prüfbit-Wort und Erzeugen einer Fehlermeldung, wenn diese nicht übereinstimmen.

Die Aufgabe wird ferner mit einer Schaltungsanordnung gemäß Anspruch 7 gelöst, die sich auszeichnet durch: eine erste Schaltungseinheit zur Erzeugung eines Prüfbit-Wortes aus mindestens einem Datenwort beim Schreiben und Lesen des mindestens einen Datenwortes, eine Anzahl von Registern zur zugeordneten Speicherung von Prüfbit-Worten für die Datenworte, sowie eine zweite Schaltungseinheit, mit der beim Lesen von Datenworten das zugeordnete Prüfbit-Wort mit dem durch die erste Schaltungseinheit erneut erzeugten Prüfbit-Wort verglichen wird, sowie zur Erzeugung einer Fehlermeldung, wenn die Prüfbit-Worte nicht übereinstimmen.

Ein besonderer Vorteil dieser Lösung besteht darin, dass bei im wesentlichen gleicher Datensicherheit wie bei der eingangs genannten voll redundanten Auslegung die erforderliche Siliziumfläche und damit auch der Schaltungsaufwand und die Kosten wesentlich geringer sind.

Die Unteransprüche haben vorteilhafte Weiterbildungen der Erfindung zum Inhalt.

Weitere Einzelheiten, Merkmale und Vorteile der Erfindung ergeben sich aus der folgenden Beschreibung einer bevorzugten Ausführungsform anhand der Zeichnung. Es zeigt:

Fig. 1 eine schematische Darstellung einer ersten Speicherarchitektur;

Fig. 2 eine schematische Darstellung des Ablaufes eines Schreibvorgangs;

Fig. 3 eine schematische Darstellung des Ablaufes eines Lesevorgangs;

Fig. 4 die Erzeugung einer wortorientierten Parität;

Fig. 5 eine schematische Darstellung einer zweiten Speicherarchitektur; und

Fig. 6 die Erzeugung einer spaltenorientierten Parität.

Ein RAM Modul umfasst gemäß Figur 1 im wesentlichen ein wortorientiertes Array 10 aus einer Anzahl von 32 Bit Datenwort-Registern 10a,...10i,....10x, die reihenweise untereinander angeordnet dargestellt sind. Jedem Datenwortregister ist ein 2 Bit Paritätswort-Register 11a,...11i,...11x zugeordnet, so dass sich ein 2 Bit Paritäts-Array 11 ergibt. Weiterhin ist ein 32 Bit Paritätswort-Register 12 vorgesehen, dem wiederum ein 2 Bit Paritätswort-Register 13 zugeordnet ist.

Zum Datenaustausch ist diese Anordnung in bekannter Weise mit einer Bus-Interfaceeinheit 14 verbunden, über die eine Verbindung zu einem CPU-Bus hergestellt werden kann. Die Bus-Interfaceeinheit 14 umfasst weiterhin Schaltungseinheiten zum Erzeugen und zum Vergleich der Paritätsworte bei Schreib- und Lesevorgängen, die in den Figuren 2 und 3 dargestellt sind.

Zum Schreiben in das RAM Modul werden gemäß Figur 2 die betreffenden Datenwörter von einem 32 Bit Datenbus 20 zu einer ersten Schaltungseinheit 21 geführt, mit der zu jedem Datenwort ein 2 Bit Paritätswort erzeugt wird. Anschließend wird das Datenwort in eines der Datenwort-Register 10i in dem RAM Modul und das 2 Bit Paritätswort in das zugeordnete 2 Bit Paritätswort-Register 11i eingeschrieben.

Zum Lesen von Datenwörtern aus dem RAM Modul wird gemäß Figur 3 das adressierte Datenwort zunächst in die erste Schaltungseinheit 21 überführt. Gleichzeitig wird das zugeordnete 2 Bit Paritätswort in eine zweite Schaltungseinheit 22 übertragen. In der ersten Schaltungseinheit 21 wird aus dem ausgelesenen Datenwort wiederum ein 2 Bit Paritätswort erzeugt, das in die zweite Schaltungseinheit 22 überführt und dort mit dem direkt aus dem RAM Modul ausgelesenen 2 Bit Paritätswort verglichen wird. Wenn diese beiden Wörter nicht übereinstimmen, wird ein Fehlersignal F erzeugt oder ein entsprechendes Fehler-Flag gesetzt. Wenn die 2 Bit Paritätswörter übereinstimmen, wird das ausgelesene Datenwort auf den Datenbus 20 übertragen.

Gemäß Figur 4 setzt sich jedes 32 Bit Datenwort aus einem ersten und einem zweiten 16 Bit Halbwort HW zusammen, wobei

aus jedem Halbwort ein Bit B des 2 Bit Paritätswortes erzeugt wird.

Durch die automatische Erzeugung und den automatischen Vergleich dieser wortorientierten Paritäten können einzelne Bitfehler sofort "online" beim Auslesen aus dem RAM Modul erkannt werden.

Um eine noch höhere Fehlersicherheit zu erreichen, läßt sich die 2 Bit Paritätserzeugung auch durch eine CRC (cyclic redundandy check) -Prüfung mit einem für jedes Datenwort gemäß einem Polynom berechneten CRC-Wort ersetzen. Um ein sinnvolles Verhältnis zwischen der Breite eines Datenwortes und der Breite eines CRC-Wortes zu erreichen, wird die Speicherarchitektur so gewählt, dass die Breite der gespeicherten Datenworte (Speicherworte) ein Vielfaches der Breite der Datenworte auf dem Datenbus ist. Bei einer Datenwort-Breite von 32 Bit hat das Speicherwort vorzugsweise eine Breite von 128 Bit und das CRC-Wort für eine optimale Fehlersicherheit eine Breite von 9 Bit.

Figur 5 zeigt eine entsprechende Anordnung, die über die Bus-Interfaceeinheit 14 mit einem 32 Bit Datenbus (nicht dargestellt) verbunden ist.

Das RAM Modul umfasst ein Array 60 aus einer Anzahl von 128 Bit Speicherwort-Registern 60a,...60x, die reihenweise untereinander angeordnet dargestellt sind. Jedem Speicherwort-Register ist ein CRC-Register 61a,...61x mit zum Beispiel jeweils 9 Bit zugeordnet, so dass sich ein CRC-Array 61 ergibt.

Zwischen das Array 60 und die Bus-Interfaceeinheit 14 ist eine Einheit 70 geschaltet, die einen Multiplexer 71 für jeweils vier 32 Bit Datenworte sowie ein 128 Bit CRC-Rechenregister 72 zur Aufnahme von vier 32 Bit Datenworten aufweist. Weiterhin umfasst die Einheit 70 eine CRC-Recheneinheit 73, mit der aus dem Inhalt des 128 Bit CRC-Rechenregisters 72 mit bekannten Rechenverfahren ein 9 Bit CRC-Wort berechnet und in einem 9 Bit CRC-Register 74 zwischengespeichert wird, das wiederum mit der Bus-Interfaceeinheit 14 verbunden ist.

Die Schreib- und Lesevorgänge laufen im wesentlichen in gleicher Weise ab, wie es in den Figuren 2 und 3 dargestellt ist.

Beim Einschreiben in das RAM Modul werden jeweils vier über die Bus-Interfaceeinheit 14 zugeführte 32 Bit Datenworte mit dem Multiplexer 71 zyklisch nacheinander in das 128 Bit CRC-Rechenregister 72 eingespeichert, so dass sich ein 128 Bit Speicherwort ergibt. Mit der CRC-Recheneinheit 73 wird daraus dann das 9 Bit CRC-Wort berechnet und in das 9 Bit CRC-Register 74 eingetragen. Anschließend wird der Inhalt des 128 Bit CRC-Rechenregisters 72 in eines der 128 Bit Speicherwort-Register 60i des RAM Arrays und der Inhalt des 9 Bit CRC-Registers 74 in das zugeordnete 9 Bit CRC-Wortregister 61i eingespeichert.

Beim Schreiben eines neuen 32 Bit Datenwortes (oder kleinerer Worteinheiten) in das RAM Modul ist es erforderlich, das CRC-Wort des betreffenden 128 Bit Speicherwort-Registers 60i neu zu berechnen. Dies bedeutet, dass vor dem Schreiben des neuen Datenwortes zunächst der Inhalt des be-

treffenden 128 Bit Speicherwort-Registers 60i vollständig ausgelesen und in das CRC-Rechenregister 72 eingespeichert werden muss, um dann mit der CRC-Recheneinheit 73 auf der Grundlage des neuen Datenwortes das 9 Bit CRC-Wort neu zu berechnen und in dem CRC-Register 74 abzulegen. Die Inhalte beider Register 72, 74 werden dann in die entsprechenden Register 60i, 61i übertragen.

Sofern vor dem Schreiben eines neuen 32 Bit Datenwortes eine Fehlerprüfung durchgeführt werden soll, die zum Beispiel durch eine Software mit bestimmten Zeitabständen veranlasst werden kann, wird wie oben erwähnt zunächst der Inhalt des betreffenden 128 Bit Speicherwort-Registers 60i und der Inhalt des zugeordneten CRC-Registers 61i ausgelesen. Anschließend wird mit der CRC-Recheneinheit 73 daraus erneut das 9 Bit CRC-Wort erzeugt und mit dem ausgelesenen CRC-Wort verglichen. Wenn diese beiden CRC-Worte nicht übereinstimmen, wird ein Fehlersignal F (oder ein entsprechendes Fehler-Flag) erzeugt. Wenn die CRC-Worte übereinstimmen, wird, wie oben erläutert wurde, aus dem das neue 32 Bit Datenwort enthaltenden 128 Bit Speicherwort ein neues 9 Bit CRC Wort berechnet, und beide werden in das entsprechende 128 Bit Speicherwort-Register 60i bzw. das zugeordnete 9 Bit CRC Register 61i des RAM Moduls eingelesen.

Die Fehlerprüfung kann auch dann durchgeführt werden, wenn ein Datenwort aus dem RAM Modul auf den Datenbus 20 ausgelesen werden soll. Zu diesem Zweck wird der Inhalt des das betreffende Datenwort enthaltenden Speicherwort-Registers 60i in das CRC-Rechenregister 72 übertragen und daraus erneut das CRC-Wort berechnet. Dieses CRC-Wort wird mit dem in dem zugeordneten CRC-Wort-Register 61i gespeicherten

CRC-Wort verglichen. Wenn beide Worte nicht übereinstimmen, wird eine Fehlermeldung F erzeugt oder ein entsprechendes Fehler-Flag gesetzt. Wenn beide CRC-Worte übereinstimmen, wird das ausgelesene 32 Bit Datenwort auf den Datenbus 20 übertragen. Anschließend wird der Inhalt des CRC-Rechenregisters 72 in das entsprechende 128 Bit Speicherwort-Register 60i zurückgeführt.

Figur 6 zeigt mehrere Speicherwort-Register 10a, 10b,..

10x, für 32 Bit Datenworte sowie ein 32 Bit ParitätswortRegister 12, wobei für jede Stelle beispielhaft ein Bit mit
dem Wert 0 oder 1 dargestellt ist.

Im Unterschied zu der in den Figuren 4 und 5 gezeigten, wortorientierten Prüfbit-Erzeugung wird gemäß Figur 6 eine spaltenorientierte Parität erzeugt, Dei der für jeweils gleiche Stellen aller Datenworte ein Paritäts-Bit ermittelt wird, das an eine zugeordnete Stelle in dem 32 Bit Paritätswort-Register 12 eingeschrieben wird. Auf diese Weise ergibt sich ein 32 Bit Paritätswort. Weiterhin kann nun zu diesem 32 Bit Paritätswort in gleicher Weise wie es für die wortorientierte Parität anhand der Figur 4 beschrieben wurde, ein 2 Bit Paritätswort erzeugt und in dem 2 Bit Paritätswort-Register 13 (siehe Figur 1) abgespeichert werden. Entsprechend der vorstehend beschriebenen Weise kann auch eine spaltenorientierte Paritätsprüfung bei der Ausführungsform gemäß Fig. 5 mit 128 Bit breiten Datenworten durchgeführt werden.

Während des Schreibens eines neuen Datenwortes in einem der Wortregister 10i des RAM Moduls wird zunächst der Inhalt des Datenwortes der zu beschreibenden Speicherstelle im RAM Modul, d.h. im Beispiel ein 32 Bit Datenwort-Register 10i, sowie das 32 Bit Paritätswort-Register 12 ausgelesen. Anschließend wird der Wert des spaltenorientierten 32 Bit Paritätsworts erneut ermittelt und beschrieben.

Darauffolgend wird das neue Datenwort in die entsprechenden Datenwort-Register 10i zurückgeschrieben und der Inhalt des 32 Bit Paritätswort-Registers 12 neu ermittelt. Im Anschluss daran kann zu dem 32 Bit Paritätswort wieder eine 2 Bit Parität erzeugt und in dem 2 Bit Paritätswort-Register 13 (siehe Figur 1) gespeichert werden.

Während eines normalen Lesevorgangs wird vorzugsweise keine Fehlerüberprüfung durchgeführt. Eine zusätzliche Fehlerprüfung kann dadurch erfolgen, daß in der vorstehend beschriebenen Weise beispielsweise zum Zeitpunkt während eines Lesevorgangs der Inhalt sämtlicher Datenwort-Register 10i ausgelesen wird, das spaltenorientierte 32 Bit Paritätswort erneut erzeugt und mit dem in dem Paritätswort-Register 12 gespeicherten Paritätswort verglichen wird. Wenn die Paritätsworte nicht übereinstimmen, wird eine Fehlermeldung F erzeugt oder ein entsprechendes Fehler-Flag gesetzt. Wenn die Paritätsworte übereinstimmen, wird das ausgelesene Datenwort auf den Datenbus 20 übertragen. Die hier beschriebene Ausführungsform zur spaltenorientierten Fehlerprüfung im ganzen RAM wird sinnvollerweise nicht bei jedem Schreiboder Lesevorgang, sondern mit bestimmten Zeitabständen vorgenommen, wobei die Zeitabstände durch die verwendete Software vorgegeben sein können. Die Entscheidung, ob diese

Fehlerprüfung erfolgt oder nicht, wird bevorzugt durch die verwendete Software vorgenommen.

Das 2 Bit Paritätswort des 32 Bit Paritätswortes kann in gleicher Weise zur Fehlerüberprüfung verwendet werden, wie es anhand der Figuren 2 bis 4 für die 2 Bit Paritätsworte der Datenwörter beschrieben wurde.

Anstelle der spaltenorientierten Parität kann auch eine spaltenorientierte CRC (Cyclic Redundancy Check) -Summe gebildet und zur Fehlerprüfung verwendet werden. Auch hierbei wird vor dem Schreiben und / oder Lesen eines Wortes zunächst der Inhalt sämtlicher Datenwort-Register 10i sowie des Prüfbit-Registers 12 ausgelesen und erneut das CRC-Wort ermittelt. Wenn dieses CRC-Wort nicht mit dem gespeicherten CRC-Wort übereinstimmt, wird eine Fehlermeldung F erzeugt oder ein entsprechendes Fehler-Flag gesetzt. Wenn beide CRC-Worte übereinstimmen, wird der Schreib- oder Lesevorgang in der oben für die spaltenorientierte Paritätswort-Erzeugung beschriebenen Weise abgeschlossen.

Mit der spaltenorientierten Parität sowie einem zyklisch ablaufenden Paritäts-Test bzw. der CRC-Prüfsumme und einer zyklischen CRC-Berechnung lassen sich auch Fehler im Adress-Decoder sowie Doppel-Bitfehler und weitere Fehler ermitteln. Die Tests bzw. Berechnungen werden vorzugsweise durch eine entsprechende Software durchgeführt.

Patentansprüche

 Verfahren zum Speichern von Datenworten in einem RAM Modul, gekennzeichnet durch folgende Verfahrensschritte:

Erzeugen eines Prüfbit-Wortes aus mindestens einem Datenwort beim Schreiben des mindestens einen Datenwortes in das RAM Modul,

Speichern des Prüfbit-Wortes,

Auslesen des Prüfbit-Wortes beim Auslesen des mindestens einen Datenwortes aus dem RAM Modul,

Erneutes Erzeugen des Prüfbit-Wortes aus dem mindestens einen ausgelesenen Datenwort,

Vergleichen des ausgelesenen Prüfbit-Wortes mit dem erneut erzeugten Prüfbit-Wort und Erzeugen einer Fehlermeldung, wenn diese nicht übereinstimmen.

- Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass das Prüfbit-Wort durch Ermittlung von Paritätsbits gebildet wird.
- 3. Verfahren nach Anspruch 2, dadurch **gekennzeichnet**, dass aus jedem Datenwort ein 2 Bit Paritätswort gebildet wird, wobei aus jedem Daten-Halbwort jeweils ein Paritätsbit ermittelt wird.
- 4. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass aus einer Anzahl von Datenworten ein Paritätswort erzeugt wird, dessen Paritätsbits jeweils aus gleichen Stellen aller Datenworte ermittelt werden.

- 5. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Prüfbit-Worte durch Berechnung von CRC-Worten gebildet werden.
- 6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, dass jeweils eine Anzahl von Datenworten zu einem Speicherwort zusammengefasst wird und daraus ein zugeordnetes CRC-Wort berechnet wird.
- 7. Schaltungsanordnung zum Speichern von Datenworten in einem RAM Modul, gekennzeichnet durch:
 eine erste Schaltungseinheit (21) zur Erzeugung eines Prüfbit-Wortes aus mindestens einem Datenwort beim Schreiben und Lesen des mindestens einen Datenwortes, eine Anzahl von Registern (11i, 61i) zur zugeordneten Speicherung von Prüfbit-Worten für die Datenworte, sowie eine zweite Schaltungseinheit (22), mit der beim Lesen von Datenworten das zugeordnete Prüfbit-Wort mit dem durch die erste Schaltungseinheit (21) erneut erzeugten Prüfbit-Wort verglichen wird, sowie zur Erzeugung einer Fehlermeldung (F), wenn die Prüfbit-Worte nicht übereinstimmen.
- 8. Schaltungsanordnung nach Anspruch 7, dadurch gekennzeichnet, dass die Anzahl von Registern durch erste 2
 Bit Paritätsregister (11i) gebildet ist, wobei jedem
 Datenwort ein 2 Bit Paritätsregister zugeordnet ist.
- 9. Schaltungsanordnung nach Anspruch 7, dadurch gekennzeichnet, dass die Anzahl von Registern durch CRCRegister (61i) gebildet ist, wobei jeweils vier Datenworten ein CRC-Register zugeordnet ist.

- 10. Schaltungsanordnung nach Anspruch 9, gekennzeichnet durch einen Multiplexer (71) zur Speicherung von jeweils vier Datenworten als ein Speicherwort, sowie eine CRC-Recheneinheit (73) zur Berechnung des CRC-Wortes aus einem Speicherwort sowie zur Speicherung des CRC-Wortes in einem zugeordneten CRC-Register (61i, 74).
- 11. Schaltungsanordnung nach Anspruch 10, dadurch gekennzeichnet, dass die Datenworte 32 Bit Worte und die CRCWorte 9 Bit Worte sind.
- 12. Schaltungsanordnung nach einem der Ansprüche 7 bis 11, gekennzeichnet durch ein zweites Register (12) zur Speicherung eines Prüfbit-Wortes, dessen Bits jeweils aus gleichen Stellen aller Dat worte ermittelt werden, sowie ein drittes Register (13) zur Speicherung eines Prüfbit-Wortes, das aus dem Inhalt des zweiten Registers (12) ermittelt wird.

Zusammenfassung

Verfahren und Schaltungsanordnung zum Speichern von Datenworten in einem RAM Modul

Es wird ein Verfahren zum Speichern von Datenworten in einem RAM Modul beschrieben, das insbesondere für sicherheitskritische Anwendungen geeignet ist und sich durch folgende Schritte auszeichnet: Erzeugen eines Prüfbit-Wortes aus mindestens einem Datenwort beim Schreiben des mindestens einen Datenwortes in das RAM Modul, Speichern des Prüfbit-Wortes, Auslesen des Prüfbit-Wortes beim Auslesen des mindestens einen Datenwortes aus dem RAM Modul, Erneutes Erzeugen des Prüfbit-Wortes aus dem mindestens einen ausgelesenen Datenwort, Vergleichen des ausgelesenen Prüfbit-Wortes mit dem erneut erzeugten Prüfbit-Wort und Erzeugen einer Fehlermeldung, wenn diese nicht übereinstimmen. Weiterhin wird eine entsprechende Schaltungsanordnung beschrieben.

(Fig. 3)






Fig. 1









Fig. 6



PCT

INTERNATIONALER VORLÄUFIGER PRÜFUNGSBERICHT

(Artikel 36 und Regel 70 PCT)

	(Altikel 66 and 16	90.7010	·/
Aktenzeichen des Anmelders oder Anwalts	WEITERES VORGEHE		ilung über die Übersendung des internationalen Prüfungsberichts (Formblatt PCT/IPEA/416)
PC9722BR/ad			
Internationales Aktenzeichen	Internationales Anmeldedatum	(Tag/Monat/Jahr)	1
PCT/EP00/08398	29/08/2000		22/09/1999
Internationale Patentklassifikation (IPK) od G06F11/10	er nationale Klassifikation und IPK		
Anmelder			·
CONTINENTAL TEVES AG & CO	. OHG et al.		
Dieser internationale vorläufige F Behörde erstellt und wird dem Ar	rüfungsbericht wurde von der imelder gemäß Artikel 36 über	mit der internat mittelt.	ionalen vorläufigen Prüfung beauftragten
2. Dieser BERICHT umfaßt insgesa	ımt 6 Blätter einschließlich die	ses Deckblatts.	
und/oder Zeichnungen, die g	geändert wurden und diesem E erichtigungen (siehe Regel 70	ericht zugrunde	ätter mit Beschreibungen, Ansprüchen e liegen, und/oder Blätter mit vor dieser sitt 607 der Verwaltungsrichtlinien zum PCT
3. Dieser Bericht enthält Angaben :			
II □ Priorität			
	es Gutachtens über Neuheit.	erfinderische Tä	tigkeit und gewerbliche Anwendbarkeit
IV Mangelnde Einheitli			3
V ⊠ Begründete Festste		tlich der Neuhe ärungen zur Sti	it, der erfinderischen Tätigkeit und der ützung dieser Feststellung
VI 🗆 Bestimmte angeführ			
	der internationalen Anmeldung		
VIII ⊠ Bestimmte Bemerki	ungen zur internationalen Anm	eldung	
Datum der Einreichung des Antrags	Dr	itum der Fertigste	llung dieses Berichts
17/04/2001	OS	.12.2001	
Name und Postanschrift der mit der inten Prüfung beauftragten Behörde: Europäisches Patentamt	nationalen vorläufigen Be	evollmächtigter Be	ediensteter
D-80298 München Tel. +49 89 2399 - 0 Tx: 52		ozas, I	
Fax: +49 89 2399 - 4465) Te	el. Nr. +49 89 239	9 7408

INTERNATIONALER VORLAUFIGER **PRÜFUNGSBERICHT**

Internationales Aktenzeichen PCT/EP00/08398

l.	Grund	lage	des	Beri	chts
----	-------	------	-----	------	------

1.

1.	Auffa einge	orderung nach Arti	ndteile der internationalen Anmeldung (<i>Ersatzblätter, die dem Anmeldeamt auf eine</i> ikel 14 hin vorgelegt wurden, gelten im Rahmen dieses Berichts als "ursprünglich hm nicht beigefügt, weil sie keine Änderungen enthalten (Regeln 70.16 und 70.17)): n:
	1-10		ursprüngliche Fassung
	Pate	ntansprüche, Nr.	:
	1-12		ursprüngliche Fassung
	Zeic	hnungen, Blätter	:
	1/4-4	4/4	ursprüngliche Fassung
2.	die i	nternationale Anm	che: Alle vorstehend genannten Bestandteile standen der Behörde in der Sprache, in der neldung eingereicht worden ist, zur Verfügung oder wurden in dieser eingereicht, sofern chts anderes angegeben ist.
		Bestandteile stand ereicht; dabei han	den der Behörde in der Sprache: zur Verfügung bzw. wurden in dieser Sprache ndelt es sich um
		die Sprache der (Regel 23.1(b)).	Übersetzung, die für die Zwecke der internationalen Recherche eingereicht worden ist (nac
		die Veröffentlichu	ingssprache der internationalen Anmeldung (nach Regel 48.3(b)).
			Übersetzung, die für die Zwecke der internationalen vorläufigen Prüfung eingereicht worder 5.2 und/oder 55.3).
3.			internationalen Anmeldung offenbarten Nucleotid- und/oder Aminosäuresequenz ist die ge Prüfung auf der Grundlage des Sequenzprotokolls durchgeführt worden, das:
		in der internation	alen Anmeldung in schriftlicher Form enthalten ist.
		zusammen mit d	er internationalen Anmeldung in computerlesbarer Form eingereicht worden ist.
		bei der Behörde	nachträglich in schriftlicher Form eingereicht worden ist.
		bei der Behörde	nachträglich in computerlesbarer Form eingereicht worden ist.
			aß das nachträglich eingereichte schriftliche Sequenzprotokoll nicht über den halt der internationalen Anmeldung im Anmeldezeitpunkt hinausgeht, wurde vorgelegt.
			aß die in computerlesbarer Form erfassten Informationen dem schriftlichen Il entsprechen, wurde vorgelegt.
4	. Auf	fgrund der Änderu	ngen sind folgende Unterlagen fortgefallen:



Internationales Aktenzeichen

PCT/EP00/08398

		Beschreibung,	Seiten:								
		Ansprüche,	Nr.:								
		Zeichnungen,	Blatt:								
5.		Dieser Bericht ist oh angegebenen Gründ eingereichten Fassu	den nach Auffa	SSU	ıng der Behör	de über	Änderur den Of	ngen erst fenbarun	elit word gsgehalt	en, da dies in der ursp	e aus den rünglich
		(Auf Ersatzblätter, d beizufügen).	lie solche Ände	run	gen enthalter	n, ist unt	er Punk	t 1 hinzu	weisen;s	ie sind dies	sem Bericht
6.	Etw	vaige zusätzliche Ben	nerkungen:								
V.		gründete Feststellur verblichen Anwendl									keit und dei
1.	Fes	ststellung									
	Ne	uheit (N)	Ja N		Ansprüche Ansprüche	1-12	•				
	Erfi	inderische Tätigkeit (I			Ansprüche Ansprüche	1-12	t	•	:		
	Ge	werbliche Anwendba	• •		Ansprüche : Ansprüche	1-12					
2.		terlagen und Erklärur he Beiblatt	ngen								

VII. Bestimmte Mängel der internationalen Anmeldung

Es wurde festgestellt, daß die internationale Anmeldung nach Form oder Inhalt folgende Mängel aufweist: siehe Beiblatt

VIII. Bestimmte Bemerkungen zur internationalen Anmeldung

Zur Klarheit der Patentansprüche, der Beschreibung und der Zeichnungen oder zu der Frage, ob die Ansprüche in vollem Umfang durch die Beschreibung gestützt werden, ist folgendes zu bemerken: siehe Beiblatt

INTERNATIONALER VORLÄUFIGER PRÜFUNGSBERICHT - BEIBLATT



Zu Punkt V

Begründete Feststellung nach Artikel 35(2) hinsichtlich der Neuheit, der erfinderischen Tätigkeit und der gewerblichen Anwendbarkeit; Unterlagen und Erklärungen zur Stützung dieser Feststellung

Es wird auf die folgenden Dokumente verwiesen: 1.

D1: US-A-4 277 844 D2: US-A-4 710 934 D3: US-A-3 972 033

Neuheit, Artikel 33(2) PCT:

Die Anmeldung erfüllt aus folgenden Gründen nicht das in Artikel 33(2) PCT genannte Kriterium bezüglich Neuheit:

2.1 Anspruch 1:

D1 wird als nächstliegender Stand der Technik gegenüber dem Gegenstand des unabhängigen Anspruchs 1 angesehen. D1 offenbart alle Merkmale des Anspruchs (die Verweise in Klammern beziehen sich auf dieses Dokument):

Verfahren zum Speichern von Datenworten in einem RAM Modul (Zusammenfassung) gekennzeichnet durch folgende Verfahrensschritte: Erzeugen eines Prüfbit-Wortes aus mindestens einem Datenwort beim Schreiben des mindestens einen Datenwortes in das RAM Modul, Speichern des Prüfbit-Wortes (Spalte 1, Zeile 65 - Spalte 2, Zeile 1; Figur 5a), Auslesen des Prüfbit-Wortes beim Auslesen des mindestens einen Datenwortes aus dem RAM Modul, Erneutes Erzeugen des Prüfbit-Wortes aus dem mindestens einen ausgelesenen Datenwort, Vergleichen des ausgelesenen Prüfbit-Wortes mit dem erneut erzeugten Prüfbit-Wort und Erzeugen einer Fehlermeldung, wenn diese nicht übereinstimmen (Spalte 2, Zeilen 1-10; Figur 5b;).

2.2 Anspruch 7:

D1 offenbart auch alle Merkmale des unabhängigen Anspruchs 7 (die Verweise in Klammern beziehen sich auf dieses Dokument):



Schaltungsanordnung zum Speichern von Datenworten in einem RAM Modul (Figuren 1 und 2; Spalte 3, Zeilen 53-58), gekennzeichnet durch: eine erste Schaltungseinheit zur Erzeugung eines Prüfbit-Wortes aus mindestens einem Datenwort beim Schreiben und Lesen des mindestens einen Datenwortes (Figur 6 (26) und (30); Spalte 7, Zeilen 54-67; Figur 7 (36), Spalte 8, Zeilen 9-11) eine Anzahl von Registern zur zugeordneten Speicherung von Prüfbit-Worten für die Datenworte (Figur 2 (65), (72), (24)), sowie eine zweite Schaltungseinheit, mit der beim Lesen von Datenworten das zugeordnete Prüfbit- Wort mit dem durch die erste Schaltungseinheit erneut erzeugten Prüfbit-Wort verglichen wird, sowie zur Erzeugung einer Fehlermeldung, wenn die Prüfbit-Worte nicht übereinstimmen (Figur 7, (38); Spalte 8, Zeilen 14-21).

- 2.3 Dokument D2 offenbart auch alle aufgeführte Merkmale der unabhängigen Ansprüchen 1 und 7 (siehe D2, Zusammenfassung; Figur 1; Spalte 1, Zeile 52 -Spalte 3, Zeile 12). Der Gegenstand dieser unabhängigen Ansprüche ist somit auch gegenüber D2 nicht neu.
- 2.4 Ansprüche 2-6 und 8-12:

Die abhängigen Ansprüche 2-6 und 8-12 enthalten keine Merkmale, die in Kombination mit den Merkmalen irgendeines Anspruchs, auf den sie sich beziehen, die Erfordernisse des PCT in bezug auf Neuheit bzw. erfinderische Tätigkeit erfüllen (siehe z.B. D3, Zusammenfassung; Spalte 1, Zeile 65 - Spalte 2, Zeile 56; oder D1, Spalte 5, Zeilen 5-60).

Zu Punkt VII

Bestimmte Mängel der internationalen Anmeldung

- Im Widerspruch zu den Erfordernissen der Regel 5.1 a) ii) PCT wurden in der 1. Beschreibung weder der in den Dokumenten D1-D3 offenbarte einschlägige Stand der Technik noch diese Dokumente angegeben.
- Folgende Schreibfehler der internationalen Anmeldung hätten korrigiert werden 2. sollen:

PCT

INTERNATIONALER RECHERCHENBERICHT

(Artikel 18 sowie Regeln 43 und 44 PCT)

Aktenzeichen des Anmelders oder Anwalts	WEITERES siehe Mitte	ilung über die Übermittlung des Internationalen
PC9722BR/ad	VORGEHEN Hecherche zutreffend,	nberichts (Formblatt PCT/ISA/220) sowie, soweit nachstehender Punkt 5
Internationales Aktenzeichen	Internationales Anmeldedatum (Tag/Monat/Jahr)	(Frühestes) Prioritätsdatum (Tag/Monat/Jahr)
PCT/EP 00/08398	29/08/2000	22/09/1999
Anmelder		2210711777
CONTINENTAL TEVES AG & CO.	OHG et al.	
Dieser internationale Recherchenbericht wurd	e von der Internationalen Recherche	nbehörde erstellt und wird dem Anmelder gemäß
Artikel 18 übermittelt. Eine Kopie wird dem Int	ernationalen Büro übermittelt.	
Dieser internationale Recherchenbericht umfa	ßtinsgesamt 2	Blätter.
		t genannten Unterlagen zum Stand der Technik bei.
Grundlage des Berichts Hinsichtlich der Sprache ist die inter	motionala Dacharaha aut das Ossa da	
durchgeführt worden, in der sie eing	ereicht wurde, sofern unter diesem P	age der internationalen Anmeldung in der Sprache unkt nichts anderes angegeben ist.
Die Internationale Recherch Anmeldung (Regel 23.1 b))	e ist auf der Grundlage einer bei der	Behörde eingereichten Übersetzung der internationalen
b. Hinsichtlich der in der internationale	Anmeldung offenharten Nucleotid	- und/oder Aminosāuresequenz ist die internationale
Tionicione du del dididiage des 3	equenzprotokolls durchgeführt worde dung in Schriflicher Form enthalten is	en, qas_
· · ·	onalen Anmeldung in computerlesbar	
	n in schriftlicher Form eingereicht wo	
	n in computerlesbarer Form eingereic	
Die Erklärung, daß das nach internationalen Anmeldung i	nträglich eingereichte schriftliche Seq m Anmeldezeitpunkt hinausgeht, wu	uenzprotokoll nicht über den Offenbarungsgehalt der de vorgelegt.
		ationen dem schriftlichen Sequenzprotokoll entsprechen,
2. Bestimmte Ansprüche hab	en sich als nicht recherchierbar e	rwiesen (siehe Feld I).
	der Erfindung (siehe Feld II).	· •
4. Hinsichtlich der Bezeichnung der Erfin X wird der vom Anmelder eing	-	
	ereichte Wortlaut genehmigt. Behörde wie folgt festgesetzt:	
warde der Wortdaut Voll der	senorde wie roigt restgesetzt:	
		,
5 Linciphiliph dos 7% annual de sur		·
5. Hinsichtlich der Zusammenfassung		t*
wird der vom Anmelder eing wurde der Wortlaut nach Re	ereichte Wortlaut genehmigt. 🥌	nen Fassung von der Behörde festgesetzt. Der
Anmelder kann der Behörde Recherchenberichts eine St		nen Fassung von der Behörde festgesetzt. Der atum der Absendung dieses internationalen
6. Folgende Abbildung der Zeichnungen is		ffentlichen: Abb. Nr3
Wile vom Anmelder vorgesch		keine der Abb.
weil der Anmelder selbst kei	ne Abbildung vorgeschlagen hat.	
weil diese Abbildung die Erfi	ndung besser kennzeichnet.	
L		

INTERNATIONALER RECHERCHENBERICHT

Internationales Aktenzeichen EP 00/08398

4 10: 2.5			
A. KLASSI IPK 7	FIZIERUNG DES ANMELDUN GENSTANDES G06F 11/10		
Nach der In	ternationalen Patentklassifikation (IPK) oder nach der nationalen Kla	ssifikation und der IPK	
B. RECHE	RCHIERTE GEBIETE		
Recherchie	nter Mindostprüfstoff (Klassifikationssystem und Klassifikationssymbol	ole)	
IPK 7	G06F		
Recherchie	nte aber nicht zum Mindestprüfstoff gehörende Veröffentlichungen, so	oweit diese unter die recherchierten Gebiete	fallen
			•••
\A/Shen======	r international on Dephase to the		
	er internationalen Recherche konsultierte elektronische Datenbank (N	Name der Datenbank und evtl. verwendete S	Suchbegriffe)
EPO-In	ternal		
		•	
C. ALS WE	SENTLICH ANGESEHENE UNTERLAGEN		· · · · · · · · · · · · · · · · · · ·
Kategorie°	Bezeichnung der Veröffentlichung, soweit erforderlich unter Angab	o dar in Potrocht Iranna de T. "	
		e dei in Betracht kommenden Telle	Betr. Anspruch Nr.
х	US 3 972 033 A (CISLAGHI EZIO ET 27. Juli 1976 (1976-07-27)	AL)	1-3
	Anspruch 1		_
	·	:	
X	US 4 710 934 A (TRAYNOR KEVIN)		1,4,7.8
	1. Dezember 1987 (1987-12-01)		C. ,-
	Spalte 1, Zeile 52 -Spalte 2, Zei	le 10	
	Spalte 2, Zeile 62 -Spalte 3, Zei	12	
х	US 4 277 844 A (BURNS WILLIAM A E	T.A. T	1 5:6
· ·	7. Juli 1981 (1981–07–07)	- 1 223/	1,5,6
Α	Ansprüche 1,3; Abbildung 4		7–12
			, T.
III Was	era Veräffentlichungen eind des Estatum		
entn	ere Veröffentlichungen sind der Fortsetzung von Feld C zu ehmen	X Siehe Anhang Patentfamilie	•
° Besondere	Kategorien von angegebenen Veröffentlichungen :	*T* Spätere Veröffentlichung, die nach dem	internationalen Anmeldedatum
abern	icht als besonders bedeutsam anzusehen ist	Anmeldung nicht kollidiert, sondern nur	Worden ist und mit der
"E" älteres	Dokument, das jedoch erst am oder nach dem internationalen Idedatum veröffentlicht worden ist	Theorie angegeben ist	oder der ihr zugrundeliegenden
'L' Veröffer	Michung die geeignet ist einen Prioritäteanennich zweifelhaft as	"X" Veröffentlichung von besonderer Bedeu kann allein aufgrund dieser Veröffentlich	DUDO nicht als nou odor auf
		erfinderischer Tätigkeit beruhend betra	chtet werden
augue	ten zu lassen, oder durch die das veroffentlichungsdatum einer en im Recherchenbericht genannten Veröffentlichung belegt werden ler die aus einem anderen besonderen Grund angegeben ist (wie führt)		
'O' Veröffe	ntlichung, die sich auf eine mündliche Offenbarung, enutzung, eine Ausstellung oder andere Maßnahmen bezieht	Veröffentlichungen dieser Kategorie in	einer oder mehreren anderen Verbindung gebracht wird und
I P verone	NUICHUIIG, GIE VOI G. M Internationalen Anmoldodatum abor nach		nahelieger.d ist
	eanspruchten Prioritätsdatum veröffentlicht worden ist Abschlusses der internationalen Recherche	*& Veröffentlichung, die Mitglied derselben	
	The second secon	Absendedatum des internationalen Red	cherchenberichts
1	7. November 2000	24/11/2000	
Name und F	Postanschrift der Internationalen Recherchenbehörde	<u> </u>	
	Europäisches Patentamt, P.B. 5818 Patentlaan 2	Bevollmächtigter Bediensteter	
	NL - 2280 HV Hijswijk Tel. (+31-70) 340-2040, Tx. 31 651 epo nl.		
<u> </u>	Fax: (+31-70) 340-3016	Huyghe, E	

INTERNATIONALER RECHERCHENBERICHT

Angaben zu Veröffentlichungen, die Belben Patentfamilie gehören

Internationales Aktenzeichen
Pt P 00/08398

Im Recherchenbericht angeführtes Patentdokument		Datum der Veröffentlichung	Mitglied(er) der Patentfamilie	Datum der Veröffentlichung
US 3972033	A	27-07-1976	IT 1002271 B FR 2272466 A JP 1153421 C JP 50118633 A JP 57038997 B	20-05-1976 19-12-1975 30-06-1983 17-09-1975 18-08-1982
US 4710934	Α	01-12-1987	JP 62175846 A	01-08-1987
US 4277844	Α	07-07-1981	KEINE	